PAT-NO:

JP409246426A . .

DOCUMENT-IDENTIFIER: JP 09246426 A

TITLE:

SURFACE MOUNTED TYPE ELECTRONIC

COMPONENT, WIRING BOARD,

MOUNTING BOARD AND MOUNTING METHOD

PUBN-DATE:

September 19, 1997

INVENTOR-INFORMATION:

NAME

SHIMIZU, SUMIKO

ASSIGNEE-INFORMATION:

NAME SONY CORP COUNTRY

N/A

APPL-NO: JP08073290

APPL-DATE: March 4, 1996

INT-CL (IPC): H01L023/12, H01L021/60 , H01L021/66

ABSTRACT:

PROBLEM TO BE SOLVED: To facilitate breakage check between a surface mounted type electronic component and a wiring board, by providing a single or a plurality of bump conduction connection means for conducting and connecting different dummy bumps.

SOLUTION: In an IC package with bump 32, for example, an IC chip 41 is mounted on one surface 40A of a circuit board 40 by a wire bonding method and is sealed by a sealing resin 42, such as, epoxy, and bumps 43 are provided in two columns on the other surface 40B of the circuit board

40 along peripheral edge portions of the other surface 40B. The bumps 43, except for four dummy testing bumps 43A to 43D arranged at the corners of the circuit board 40, are electrically connected via through-holes to corresponding electrodes formed on the side of the one surface 40A of the circuit board 40. (The electrodes are conducted and connected to corresponding electrodes of the IC chip 41 via metal wires 44 made of a gold material).

COPYRIGHT: (C) 1997, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-246426

(43)公開日 平成9年(1997)9月19日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	FΙ			技術表示箇所
H01L 23/12			H01L	23/12	L	
21/60	311			21/60	311Q	
21/66				21/66	E	
				s		
			審査請	え 未請求	請求項の数8 F	D (全 8 頁)
(21) 州蘭森县			(71) 出網 4 000002185			

(22)出顧日

平成8年(1996)3月4日

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 清水 須美子

東京都品川区北品川6丁目7番35号ソニー

株式会社内

(74)代理人 弁理士 田辺 恵基

(54) 【発明の名称】 表面実装型電子部品、配線基板、実装基板及び実装方法

(57)【要約】

【課題】破断検査を簡易化させ得る表面実装型電子部 品、配線基板、実装基板及び実装方法を実現し難かつ た。

【解決手段】表面実装型電子部品の一面に複数のダミー バンプを設けると共に、異なる一対のダミーバンプをバ ンプ導通接続手段により導通接続する一方、配線基板の 実装面に、表面実装型電子部品の各ダミーバンプにそれ ぞれ対応する複数の第2の電極と、それぞれ異なる所定 の第1の電極と導電接続された第3及び第4の電極とを 形成し、かつ表面実装電子部品が実装されたときに、第 2の電極、ダミーバンプ及びバンプ導通接続手段と共に 第3及び第4の電極を導通接続する一繋ぎの導電路を形 成するように、異なる一対の第2の電極を電極導電接続 手段により導通接続するようにしたことにより、破断検 査を簡易化させ得る表面実装型電子部品、配線基板、実 装基板及び実装方法を実現できる。




図3 実施例によるバンプ付 I Cパッケージの構成(2)

1

【特許請求の範囲】

【請求項1】一面側に信号入出力用の複数のバンプが形成された表面実装型電子部品において、

上記一面側に設けられた複数のダミーバンプと、

それぞれ異なる一対の上記ダミーバンプを導通接続する 単数又は複数のバンプ導通接続手段とを具えることを特 徴とする表面実装型電子部品。

【請求項2】各上記グミーバンプは、それぞれ上記一面 側の隅部に設けられたことを特徴とする請求項1に記載 の表面実装型電子部品。

【請求項3】一面側に信号入出力用のバンプを複数有する表面実装型電子部品を実装する配線基板において、 上記バンプにそれぞれ対応させて、上記表面実装部品を 実装する実装面に形成された複数の第1の電極と、

上記表面実装型電子部品の上記一面側に設けられた複数 のダミーバンプにそれぞれ対応させて上記実装面に形成 された複数の第2の電極と、

上記実装面のうち、上記表面実装型電子部品との対向領域を避けて形成され、それぞれ異なる所定の上記第1の電極と導電接続された第3及び第4の電極と、

上記表面実装電子部品が実装されたときに、上記第2の電極、上記ダミーバンプ及びそれぞれ異なる一対の上記ダミーバンプを導通接続する単数又は複数のバンプ導通接続手段と共に上記第3及び第4の電極を導通接続する一繋ぎの導電路を形成するように、それぞれ異なる一対の上記第2の電極を導電接続する単数又は複数の電極導通接続手段とを具えることを特徴とする配線基板。

【請求項4】各上記第2の電極は、

上記表面実装型電子部品の上記一面側の隅部にそれぞれ 設けられた各上記ダミーバンプにそれぞれ対応させて、 上記実装面のうち、上記表面実装型電子部品のとの上記 対向領域の隅部にそれぞれ形成されたことを特徴とする 請求項3に記載の配線基板。

【請求項5】配線基板の実装面に表面実装型電子部品が 実装されてなる実装基板において、

上記表面実装型電子部品は、

上記配線基板との対向面でなる一面側に設けられた信号 出入力用の複数のバンプと上記一面側に設けられた複数 のダミーバンプと

それぞれ異なる一対の上記ダミーバンプを導通接続する 40 単数又は複数のバンプ導通接続手段とを具え、

上記配線基板は、

上記表面実装型電子部品の各上記バンプにそれぞれ対応 させて上記実装面に形成された複数の第1の電極と、 上記表面実装型電子部品の各上記ダミーバンプにそれぞ れ対応させて上記実装面に形成された複数の第2の電極

上記実装面の上記第2の電極の周囲に形成され、それぞれ異なる所定の上記第1の電極と導電接続された第3及 び第4の電極と、 上記表面実装電子部品が実装されたときに、上記第2の電極、上記ダミーバンプ及び上記バンプ導通接続手段と共に上記第3及び第4の電極を導通接続する一繋ぎの導電路を形成するように、それぞれ異なる一対の上記第2の電極を導電接続する単数又は複数の電極導通接続手段とを具えることを特徴とする実装基板。

2

【請求項6】上記表面実装型電子部品の各上記ダミーバ シブは

それぞれ上記表面実装型電子部品の上記一面側の隅部に 10 設けられ各上記第2の電極は、

各上記ダミーバンプにそれぞれ対応させて、上記実装面 のうち、上記表面実装型電子部品との対向領域の隅部に それぞれ形成されたことを特徴とする請求項5に記載の 実装基板。

【請求項7】一面側に信号入出力用の複数のバンプが形成された表面実装型電子部品を配線基板の実装面に実装する実装方法において、

上記表面実装型電子部品の上記一面側に複数のダミーバンプを設けると共に、異なる一対の上記ダミーバンプを 20 単数又は複数のバンプ導通接続手段により導通接続する 一方、上記配線基板の上記実装面に、上記表面実装型電子部品の各上記バンプ又は各上記ダミーバンプにそれぞれ対応する複数の第1及び第2の電極と、それぞれ異なる所定の上記第1の電極と導電接続された第3及び第4の電極とを形成し、かつ上記表面実装電子部品が実装されたときに、上記第2の電極、上記ダミーバンプ及び上記バンプ導通接続手段と共に上記第3及び第4の電極を導通接続する一繋ぎの導電路を形成するように、異なる一対の上記第2の電極を単数又は複数の電極導電接続手 30 段により導通接続する第1のステツプと、

上記表面実装型電子部品を上記配線基板上に位置決めしてマウントした後、上記表面実装型電子部品の上記バンプ及び上記ダミーバンプをそれぞれ上記配線基板の対応する第1又は第2の電極と接合する第2のステツプとを具えることを特徴とする実装方法。

【請求項8】上記第1のステツプでは、

各上記グミーバンプを、それぞれ上記表面実装型電子部 品の上記一面側の隅部に設けると共に、

各上記第2の電極を、各上記ダミーバンプにそれぞれ対 応させて、実装面のうち、上記表面実装型電子部品との 対向領域の隅部にそれぞれ形成することを特徴とする実 装方法。

【発明の詳細な説明】

[0001]

【目次】以下の順序で本発明を説明する。

発明の属する技術分野

従来の技術(図5~図8)

発明が解決しようとする課題(図5~図8)

課題を解決するための手段(図1~図4)

50 発明の実施の形態(図1~図4)

3

発明の効果

[0002]

【発明の属する技術分野】本発明は表面実装型電子部 品、配線基板、実装基板及び実装方法に関し、例えばB GA (Ball Grid Array) 及びCSP (Chip Size Pack age)などのような、一面に信号入出力用の複数のバン プを有し、フエースダウンで実装するICパツケージ、 当該 I Cパツケージに対応するプリント配線板、この I Cパツケージがプリント配線板に実装されてなる実装基 板及びこのICパツケージの実装方法に適用して好適な 10 10 (図6)やCSPのようなパツケージ本体部16の ものである。

[0003]

【従来の技術】従来、ICチツプをプリント配線板に実 装するためのICパツケージの1つとして、プラスチツ クQSP (Quad Flat Package)がある。通常、この種 のICパツケージにおいては、図5に示すように、パツ ケージ本体部2の各周側面にガルウイング状にフオーミ ングされた複数のリード3が所定ピッチで突出形成され ることにより構成されており、現在ではこのQFP1が ICパツケージの主流を占めている。

【0004】ところがQFP1においては、近年の半導 体素子の高集積化及び多ピン化に伴いつてリード2の狭 ピツチ化が進んでおり、高度な実装技術が必要となつて きている。このため近年では、既存の実装技術で容易に 実装できるICパツケージとして、例えばBGAやCS Pが注目されている。

【0005】実際上図6に示すように、BGA10にお いては、回路基板11の一面11A上にワイヤボンデイ ング法によりICチツプ12が実装されると共に、当該 ICチップ12がエポキシ等の封止樹脂13により封止 30 され(又はICチツプ12に金属等のキヤツプが被せら れ)、かつ回路基板11の他面側に金属ボールでなる突 起電極 (以下、これをバンプと呼ぶ) 14が例えば1.5 [㎜] 程度のピツチでマトリクス状に形成されることに より構成されている。

【0006】この場合各バンプ14は、それぞれ回路基 板11の一面11A側に形成された対応する電極(それ ぞれ金材からなる金属線15を介してICチツプ12の 対応する電極と導通接続されている)と内層やスルーホ ール等を介して電気的に接続されている。

【0007】かくしてBGA10においては、プリント 配線板の所定位置にフエースダウンで位置決めマウント した後、プリント配線板の対応する電極上に予め供給さ れたはんだ(及び又は各バンプ14)を加熱溶融し、こ れらバンプ14をそれぞれプリント配線板の対応する電 極と接合することにより実装することができるため、従 来の実装技術の範囲内で容易に実装し得る利点がある。

【0008】一方SCPは、BGA10と同様の回路基 板や金属箔を積層したポリイミド等の絶縁フイルムを用 が大きくならないようにフリツプチツブ法によりICチ ツプを実装すると共に、回路基板又は絶縁フイルムの他 面側に金属ボールでなるバンプを例えば0.5 〔㎜〕ピツ チでマトリクス状に形成することにより構成されてお り、全体としてほぼICチツプとほぼ同等の大きさに形 成されている。

4

【0009】従つてこのSCPにおいても、BGA10 と同様にしてプリント配線板上に実装でき、従来の実装 技術で容易に実装することができる。 なお図7にBGA 裏面16A側に信号入出力用のパンプ17が複数設けら れた I Cパツケージ (以下、これをバンプ付 I Cパツケ ージと呼ぶ) 18の裏面構成例を示し、図8にプリント 配線板19にこのようなバンプ付ICパツケージ18が 複数実装されてなる従来の実装基板20の構成例を示 す。

[0010]

【発明が解決しようとする課題】ところで、例えばQF P1(図5)のようにリード3がガルウイングタイプの 20 ICパツケージでは、各リード3とプリント配線板の対 応する電極との接合部が I Cパツケージの周囲に露出し た状態にあるため、当該接合部の接合状態(破断の有無 等)を目視により確認することができる。

【0011】ところがBGA10(図6)やCSPのよ うなバンプ付 I Cパツケージ18 (図7) においては、 上述のようにパツケージ本体部16の裏面16A側にバ ンプ17が形成され、フエイスダウンで実装するため、 実装後、各ハンプ17とプリント配線板19(図8)の 対応する電極との接合部がパツケージ本体部16により 覆われてしまい目視し難い問題があつた。

【0012】従つて従来では、このようなバンプ付IC パツケージ18(図7)に対するプリント配線板19 (図8) との接合部の破断状態の検査を、回路に信号を 送り、1つ1つ1 Cの動作確認をすることにより行われ おり、このためこのような破断状態の検査作業が煩雑か つ多くの時間を要する問題があつた。またパンプ付IC パツケージ18(図7)に対するプリント配線板19 (図8) との破断状態の確認作業は、ICテスタ等の専 用の治具や検査装置を必要とするため、コストがかかる 40 問題もあつた。

【0013】本発明は以上の点を考慮してなされたもの で、破断検査を簡易化させ得る表面実装型電子部品、配 線基板、実装基板及び実装方法を提案しようとするもの である。

[0014]

【課題を解決するための手段】かかる課題を解決するた め第1の発明においては、一面側に信号入出力用の複数 のバンプが形成された表面実装型電子部品において、複 数のダミーバンプを一面側に設けると共に、これらダミ い、当該回路基板又は絶縁フイルムの一面側に実装面積 50 ーバンプのうち、それぞれ異なる一対のダミーバンプを 単数又は複数のバンプ導通接続手段により導通接続する

【0015】また第2の発明においては、第1の発明の 表面実装型電子部品に対応する配線基板として、各ダミ ーバンプにそれぞれ対応する複数の第2の電極と、それ ぞれ異なる所定の第1の電極と導電接続された第3及び 第4の電極とを実装面に形成すると共に、表面実装電子 部品が実装されたときに、第2の電極、ダミーバンプ及 びバンプ導通接続手段と共に第3及び第4の電極を導通 接続する一繋ぎの導電路を形成するように、それぞれ異 10 A上にワイヤボンデイング法によりICチツプ41が実 なる一対の第2の電極を導通接続する単数又は複数の電 極導電接続手段を設けるようにした。

【0016】さらに第3の発明においては、第1の発明 の表面実装型電子部品を第2の発明の配線基板に実装す るようにして実装基板を形成するようにした。

【0017】さらに第4の発明においては、一面側に信 号入出力用の複数のバンプが形成された表面実装型電子 部品を配線基板の実装面に実装する実装方法において、 表面実装型電子部品の一面側に複数のダミーバンプを設 けると共に、異なる一対のダミーバンプを単数又は複数 20 のバンプ導通接続手段により導通接続する一方、配線基 板の実装面にこれら各ダミーバンプにそれぞれ対応する 複数の第2の電極と、それぞれ異なる所定の第1の電極 と導電接続された第3及び第4の電極とを形成し、かつ 表面実装電子部品が実装されたときに、第2の電極、ダ ミーバンプ及びバンプ導通接続手段と共に第3及び第4 の電極を導通接続する一繋ぎの導電路を形成するよう に、異なる一対の第2の電極を単数又は複数の電極導電 接続手段により導通接続する第1のステツプと、これを 配線基板上に実装する第2のステップとを設けるように 30 した。

【0018】この場合第1及び第2の発明においては、 第1の発明の表面実装型電子部品を第2の発明の配線基 板に実装したときに、表面実装型電子部品の各ダミーバ ンプ及びバンプ導通接続手段と、配線基板の第2の電極 及び電極導通接続手段とによって配線基板の第3及び第 4の電極間を導通接続する導通路が形成される。

【0019】従つて例えばダミーバンプのいずれか1つ でも破断している場合には第3及び第4の電極間の抵抗 値が破断していない場合に比べて大きい値を示すため、 第3及び第4の電極間の抵抗値を測定するだけで各ダミ ーバンプに破断が生じているか否かを検査することがで き、かくしてこのダミーバンプをサンプルとして、表面 実装型電子部品及び配線基板間の破断検査を行うことが できる。

【0020】また第3及び第4の発明においても、第3 及び第4の電極間の抵抗値を測定するだけで各ダミーバ ンプに破断が生じているか否かを検査することができ、 かくしてこのダミーバンプをサンプルとして、実装基板 の破断検査を行うことができる。

[0021]

【発明の実施の形態】以下図面について、本発明の一実 施例を詳述する。

6

【0022】図1において、30は全体として実施例に よる実装基板を示し、所定の配線パターンが形成された プリント配線板31の実装面31A上に複数のバンプ付 ICパツケージ32が実装されることにより形成されて いる。バンプ付ICパツケージ32においては、それぞ れ図2及び図3に示すように、回路基板40の一面40 装されると共に、このICチツプ41がエポキシ等の封 止樹脂42により封止され、かつ回路基板40の他面4 OB側にバンプ43が当該他面40Bの周端部に沿つて 2列に並べて設けられることにより形成されている。

【0023】この各バンプ43は、回路基板40の他面 40Bの各隅部にそれぞれ配置された4つのダミーバン プ(以下、これらそれぞれ第1~第4の検査用バンプと 呼ぶ) 43A~43D (図3) を除いて、それぞれ回路 基板40の一面40A側に形成された対応する電極(そ れぞれ金材からなる金属線44を介してICチツプ41 の対応する電極と導通接続されている) とスルーホール (図示せず)を介して電気的に接続されている。

【0024】また特に図3において明らかなように、第 1及び2の検査用バンプ43A、43Bは回路基板40 の他面40日に形成された配線ライン45Aを介して導 通接続されると共に、これと同様に、第3及び第4の検 査用バンプ43C、43Dも配線ライン45Bを介して 導通接続されている。

【0025】一方プリント配線板31においては、実装 面31Aに各バンプ付ICパツケージ32の各バンプ4 3にそれぞれ対応させてランド50が形成されている。 この場合これら各ランド50のうち、バンプ付ICパツ ケージ32の第1の検査用ピン43Aが接合されるラン ド(以下、これを第1の検査用ランドと呼ぶ)50A と、バンプ付 I Cパツケージ32の第3の検査用ピン4 3Cが接合されるランド(以下、これを第3の検査用ラ ンドと呼ぶ)50Cは配線ライン51により導通接続さ れている。

【0026】またこのプリント配線板31の実装面31 Aには、バンプ付ICパツケージ32との対向領域を避 けて第1及び第2のチエツク用ランド53A、53Bが 投げられると共に、これら第1及び第2のチエツク用ラ ンド53A、53Bはそれぞれ配線ライン52A、52 Bを介して対応する第4の検査用バンプ43Bが接合さ れるランド(以下、これを第4の検査用ランドと呼ぶ) 50D又は第2の検査用バンプ43Bが接合されるラン ド(以下、これを第2の検査用ランドと呼ぶ)50Bと 導通接続されている。

【0027】これによりこのプリント配線板31におい 50 ては、上述のバンプ付 I Cパツケージ32を実装したと

きに、第1及び第2のチエツク用ランド53A、53Bが配線ライン52A、第4の検査用ランド50D、第4の検査用バンプ43D(図3)、配線ライン45B(図3)、第3の検査用バンプ43C(図3)、第3の検査用ランド50C、配線ライン51、第1の検査用ランド50A、第1の検査用バンプ43A(図3)、配線ライン45A(図3)、第2の検査用バンプ43B(図3)、第2の検査用ランド50B及び配線ライン52Aを順次介して導電接続されるようになされている。

【0028】以上の構成において、バンプ付ICパツケ 10 ージ32の第1~第4の検査用バンプ43A~43Dが いずれも破断していない状態で当該バンプ付ICパツケ ージ32がプリント配線板31上に実装されている場 合、第1及び第2のチエツク用ランド53A、53B は、上述のように配線ライン52A、第4の検査用ラン ド50D、第4の検査用バンプ43D (図3)、配線ラ イン45B(図3)、第3の検査用バンプ43C(図 3) 、第3の検査用ランド50C、配線ライン51、第 1の検査用ランド50A、第1の検査用バンプ43A (図3)、配線ライン45A(図3)、第2の検査用バ 20 ンプ43B(図3)、第2の検査用ランド50B及び配 線ライン52Aからなる一繋ぎの導電路によつて導電接 続されるため、これら第1及び第2のチエツク用ランド 53A、53Bにそれぞれテスタの第1又は第2の端子 を接触させたときに、測定値として所定の抵抗値(以 下、これを第1の抵抗値と呼ぶ)が得られる。

【0029】これに対してこのバンプ付ICパツケージ32の第1~第4の検査用バンプ43A~43Dのいずれかが破断した状態で当該バンプ付ICパツケージ32がプリント配線板31上に実装されている場合には、第301及び第2のチエツク用ランド53A、53Bの導通がこの破断した第1~第4の検査用バンプ43A~43Dにおいて切断されため、第1及び第2のチエツク用ランド53A、53Bにそれぞれテスタの第1又は第2の端子を接触させたときに、測定値として第1の抵抗値よりも大きな抵抗値が得られる。

【0030】ここで、このバンプ付ICパツケージ32 のように裏面側に信号入出力用の複数のバンプが形成されたバンプ付ICパツケージでは、バンプとプリント配線板の対応するランド間が破断する一番の原因として、プリント配線板及びバンプ付ICパツケージ間の熱膨張係数差から、ICチツアの動作時に発生する熱によつてバンプ付ICパツケージとプリント配線板との間で伸縮に不整合が生じ、その応力(歪み)がバンプ付ICパツケージ及びプリント配線板間の接合部であるバンプにかかることがあげらる。

【0031】この場合バンプ付ICパッケージ及びプリント配線板間において最も伸縮差が大きな箇所はバンプ付ICパッケージの周端部近傍であり、従つてバンプ付ICパッケージの裏面側に設けられた各バンプのうち、

隅部に配置された各バンプに最も応力が集中するため、 当該隅部の各バンプに破断が生じ易いことが本願出願人 によつて確認されている。

8

【0032】従つてこの実施例のように、バンプ付ICパツケージ32及びプリント配線板31を構成することによつて、プリント配線板31の第1及び第2のチエツク用ランド53A、53B間の抵抗値を測定するだけで、第1~第4の検査用バンプ43A~43Dをサンプルとして、バンプ付ICパツケージ32及びプリント配線板31間の接合部の破断検査をほぼ精度良く、かつ容易に行うことができる。

【0033】以上の構成によれば、バンプICパツケー ジ31の各バンプ43が設けられた裏面(回路基板40 の他面40日)の隅部にダミーバンプでなる第1~第4 の検査用バンプ43A~43Dを配置すると共に、これ ら第1~第4の検査用バンプ43A~43Dのうち、第 1及び第2の検査用バンプ43A、43B間と、第3及 び第4の検査用バンプ43C、43D間とをそれぞれ配 線ライン45A、45Bで導通接続する一方、プリント 配線板31の実装面31Aに、バンプ付ICパツケージ 31の各第1~第4の検査用バンプ43A~43Dとそ れぞれ対応する第1~第4の検査用ランド50A~50 Dと、第4又は第2の検査用ランド50D、50Bと導 通接続された第1及び第2のチェック用ランド53A、 53Bと、第1及び第3の検査用ランド50A、50C を導通接続する配線ライン51とを設けるようにしたこ とにより、バンプ付 I Cパツケージ3 2及びプリント配 線板31間の接合部の破断状態をほぼ精度良くかつ容易 に検査することができ、かくして実装基板の破断検査を 簡易化させ得るバンプ付 I Cパツケージ、プリント配線 板、実装基板及び検査方法を実現できる。

【0034】なお上述の実施例においては、本発明を図2及び図3のように構成されたバンプ付ICパツケージ32、当該バンプ付ICパツケージ32を実装するプリント配線板31及び当該バンプ付ICパツケージ32が当該プリント配線板31に実装されてなる実装基板30に適用するようにした場合について述べたが、本発明はこれに限らず、一面側に信号入出力用の複数のバンプ(突起電極)が設けられたこの他種々の表面実装型電子40 部品、当該表面実装型電子部品を実装する配線基板及び実装基板に適用することができる。

【0035】また上述の実施例においては、バンプ付 I Cパッケージ32の裏面 (回路基板40の他面) に形成する第1~第4の検査用バンプ43A~43Dを当該バンプ付 I Cパッケージ32の裏面の各隅部にそれぞれ形成するようにした場合について述べたが、本発明はこれに限らず、第1~第4の検査用バンプ43A~43Dの形成位置としてはバンプ付 I Cパッケージ32の裏面の各隅部以外の場所であつても良く、また検査用バンプ4503A~43Dの数としては4個以上であつても良い。

【0036】さらに上述の実施例においては、バンプ付 ICパツケージ32側において第1及び第2の検査用バ ンプ43A、43Bと、第3及び第4の検査用バンプ4 3C、43Dとをそれぞれ配線ライン45A、45Bで 導通接続すると共に、プリント配線板31側において第 1及び第3の検査用ランド50A、50Cを配線ライン 51により導通接続するようにした場合について述べた が、本発明はこれに限らず、要は、バンプ付ICパツケ ージ32をプリント配線板31上に実装したときに、第 ~第4の検査用ランド50A~50Dのうちの所定の一 対の第1~第4の検査用ランド50A~50Dを導通接 続する単数又は複数の第1の配線ラインと、第1~第4 の検査用バンプ43A~43Dと、これら第1~第4の 検査用バンプ43A~43Dのうちの所定の一対の第1 ~第4の検査用バンプ43A~43Dを導通接続する単 数又は複数の第2の配線ラインとによつて第1及び第2 のチエツク用ランド53A、53Bを導通接続する一繋 ぎの導電路を形成することができるのであれば、第1及 び第2の配線ラインの形成位置の組み合わせとしては、 この他種々の組み合わせを適用できる。

【0037】さらに上述の実施例においては、バンプ付 ICパツケージ32の第1及び第2の検査用バンプ43 A、43B、第3及び第4の検査用バンプ43C、43 Dをそれぞれ導通接続するバンプ導通接続手段として、 配線ライン45A、45Bを適用するようにした場合に ついて述べたが、本発明はこれに限らず、例えばリード 線等を用いるようにしても良く、バンプ付ICパツケー ジ32の第1及び第2の検査用バンプ43A、43B、 第3及び第4の検査用バンプ43C、43Dをそれぞれ 30 的な平面図である。 導通接続するバンプ導通接続手段としては、この他種々 のバンプ導通接続手段を適用できる。

【0038】同様にして上述の実施例においては、プリ ント配線板31の第1及び第3の検査用ランド50A、 50Cを導通接続する電極導通接続手段として配線ライ ン51を適用するようにした場合について述べたが、本 発明はこれに限らず、要は、プリント配線板31の第1 ~第4の検査用ランド50A~50D、バンプ付ICパ ツケージ32の第1~第4の検査用バンプ43A~43 チエツク用ランド53A、53B間を導通接線する一繋 ぎの導電路を形成することができるのであれば、例えば リード線等を用いるようにしても良く、プリント配線板

31の第1及び第3の検査用ランド50A、50Cを導 通接続する電極導通接続手段としては、この他種々の電 極導通接続手段を適用できる。

10

[0039]

【発明の効果】上述のように本発明によれば、表面実装 型電子部品の一面側にに複数のダミーバンプを設けると 共に、異なる一対のダミーバンプを単数又は複数のバン プ導通接続手段により導通接続する一方、配線基板の実 装面に、表面実装型電子部品の各ダミーバンプにそれぞ 1~第4の検査用ランド50A~50Dと、これら第1 10 れ対応する複数の第2の電極と、それぞれ異なる所定の 第1の電極と導電接続された第3及び第4の電極とを形 成し、かつ表面実装電子部品が実装されたときに、第2 の電極、ダミーバンプ及びバンプ導通接続手段と共に第 3及び第4の電極を導通接続する一繋ぎの導電路を形成 するように、異なる一対の第2の電極を単数又は複数の 電極導電接続手段により導通接続するようにしたことに より、第3及び第4の電極間の抵抗値を測定するだけで 表面実装型電子部品及び配線基板間の破断検査を行うこ とができ、かくして実装基板の破断検査を簡易化させ得 20 る表面実装型電子部品、配線基板、実装基板及び実装方 法を実現できる。

【図面の簡単な説明】

【図1】実施例による実装基板の構成を示す平面図であ

【図2】実施例によるバンプ付 I Cパツケージの構成を 示す断面図である。

【図3】実施例によるバンプ付 I Cパツケージの構成を 示す平面面である。

【図4】実施例によるプリント配線板の構成を示す略線

【図5】QFPの構成を示す斜視図である。

【図6】BGAの構成を示す断面図である。

【図7】 従来のバンプ付 I Cパツケージの一構成例を示 す平面図である。

【図8】従来の実装基板の構成を示す平面図である。 【符号の説明】

30……実装基板、31……プリント配線板、31A… …実装面、32……バンプ付ICパツケージ、41…… ICチツプ、43……バンプ、43A~43D……検査 D及び配線ライン45A、45Bと共に第1及び第2の 40 用バンプ、45A、45B、51、52A、52B…… 配線ライン、50……ランド、50A~50D……検査 用ランド、53A、53B……チエツク用ランド。




図2 実施例によるパンプ付ICパツケージの構成(1)







図5 QFPの機成

【図6】





【図8】



【図7】




図7 パンプ付ICパツケージの裏面構成例